0 引 言 基于扫描路径法的可测性设计技术是可测性设计(DFT)技术的一个重要的方法,这种方法能够从芯片外部设定电路中各个触发器的状态,并通过简单的扫描链的设计,扫描观测触发器是否工作在正常状态,以此来检测电路的正确性。但随着数字电路朝着超大规模的方向发展,设计电路中使用的触发器的数目也日趋庞大,怎样采用合适的可测性设计策略,检测到更多的触发器,成为基于扫描路径法的一个关键问题。 本文采用基于扫描路径法的可测性设计技术,对一款约750万门级雷达芯片的实际电路进行可测性设计。在设计中通过使用时钟复用技术、时钟电路处理技术以及IP隔离技术等几种有效的设计策略,大大提高了芯片的故障覆盖率