当前的一些高端应用中,系统需要处理大量数据、算法和系统内外的通信,采用单RISC核不能满足用户对高性能的需求。基于DSP核和RISC核的并行CPU设计能有效解决这个问题,本文以Hyperstone公司的E1-32为例,阐述如何结合RISC单元和DSP单元实现CPU结构的优化。 在嵌入式处理器设计领域,RISC已经成为处理器结构设计的必然选择。但是,如今嵌入式应用无处不在,各种产品之间的通讯需要执行快速傅立叶变换、音视频多媒体处理以及快速通信等基于DSP的算法,如果以单纯的RISC处理器以纯软件的方法来完成,由于高速运行,单RISC处理器在数据吞吐量和代码长度方面的局限性就会凸现出来。正是