1.UART接口部分 如图1所示为UART接口框图,其中并行数据总线为8位,输出SOUT可以设置奇偶校验。 如图1 UART接口框图 SOUT输出格式如图2所示。 如图2 SOUT输出格式 (I)UART发送逻辑 UART发送逻辑需要与微处理器/微控制器的并行数据总线及读/写控制线相连,发送逻辑包括保持寄存器、控制逻辑及移位输出逻辑。Write信号为低时,发送逻辑从总线读入待发送的数据,并装入发送保持寄存器。然后等待Write信号释放,置发送标志位。启动一次发送,将串行数据送到SOUT,如图3所示。 (2)时钟分频模块 分频模块是发送控制逻辑的第