一般地,DRAM控制器内部都设计成在一定周期内要请求DRAM刷新操作,协调该请求与来自主机(一般为CPU)的访问,然后进行DRAM刷新操作或者存取操作。简单的如图1所示。 图1 DRAM控制器的内部框图示例 因为对DRAM的访问是互斥的,所以如果在刷新过程中存在来自主机的访问,那么保持该访问请求直到刷新操作结束,这样,越增加存储器访问频率,刷新操作与来自主机的访问之间冲突发生的概率就越高,导致的结果就是性能下降。隐藏刷新操作就是为抑制这种性能下降而设计的一种刷新方法。 隐藏刷新操作如图2所示。图的最初过程是RAS最先有效的、普通的读访问操作,在此通过RAS先无效而后再有效