Cadence设计系统公司,日前宣布了业界最全面的用于系统级芯片(SoC)验证的通用验证方法学(UVM)开源参考流程。这种独特的流程可以使工程师通过采取高级验证技术来降低风险,简化应用,同时满足迫切的产品上市时间要求。 为了配合Cadence EDA360中SoC实现能力的策略,UVM参考流程1.0提供了一个真实的SoC设计与符合UVM标准的测试平台组件,并开放源码,让用户在此基础上能快速掌握并应用高级验证技术。用户可以下载整个验证环境,然后将UVM验证组件用于实际设计中。这样,只要运行在兼容UVM的模拟器上,用户就可以通过互动的方式在此过程中获得的实际的验证经验。所有代码都是以明码形式