0 引言 随着集成芯片功能的增强和集成规模的不断扩大,芯片的测试变得越来越困难,测试费用往往比设计费用还要高,测试成本已成为产品开发成本的重要组成部分,测试时间的长短也直接影响到产品上市时间进而影响经济效益。为了使测试成本保持在合理的限度内,最有效的方法是在芯片设计时采用可测性设计(DFT)技术。可测性设计是对电路的结构进行调整,提高电路的可测性即可控制性和可观察性。集成芯片测试之所以困难,有两个重要原因:(1)芯片集成度高,芯片外引脚与内部晶体管比数低,使芯片的可控性和可观察性降低;(2) 芯片内部状态复杂,对状态的设置也非常困难。 解决芯片测试的最根本途径是改变设计方法:在集成