电子测量中的芯科发布任意频率任意输出时钟发生器Si5338
用户评论
推荐下载
-
频率发生器
可以用这个软件测试音响,也可以测试你的耳朵有没有问题,一般人能听到的是70岁老年人能听到的是12000hz左右,17岁青少年能听到的是17000hz左右,30岁中年人能听到的是16500hz左右。婴儿
27 2020-05-15 -
电源技术中的美信新款时钟发生器适于低抖动输出xDSL设备应用
美信集成产品(Maxim Integrated Products)公司近日推出一款高效费比、高性能时钟发生器——MAX9486,其输入参考时钟频率为8kHz,适用于需要低抖动输出的ADSL/VDSL局
4 2020-12-02 -
电子测量中的信号发生器的分类
信号发生器按其输出频率的高低,可分为超低频信号发生器、低频信号发生器、高频信号发生器、超高频信号发生器和视频信号发生器;按产生波形的不同,可分为正弦波信号发生器、脉冲信号发生器、函数信号发生器等;按调
25 2020-11-17 -
Maxim推出超低抖动四路三路输出时钟发生器
Maxim推出MAX3624/MAX3625高性能、四路/三路输出时钟发生器,适用于网络设备。器件采用低噪声VCO和PLL架构,接收低频晶体谐振槽路或参考时钟输入,产生高频、超低抖动(0.36psRM
14 2020-11-26 -
双环路时钟发生器可清除抖动并提供多个高频输出.pdf
随着数据转换器的速度和分辨率不断提升,对具有更低相位噪声的更高频率采样时钟源的需求也在不断增长。时钟输入面临的积分相位噪声(抖动)是设计师在设计蜂窝基站、军用雷达系统和要求高速和高性能时钟信号的其他设
41 2019-08-02 -
可变时钟结构的任意波形发生器消除了DDS的局限性
目前,大多数数字式信号发生器采用直接数字合成技术(DDS)方式。在DDS信号发生器中,RAM地址增量是由增量寄存器和相位累加器组成的数字模块利用一个固定的时钟频率确定的。 RAM内容存有所希望的波形(
12 2020-09-24 -
基于改进DDS算法的任意信号发生器设计
针对传统直接数字频率合成(DDS)算法存在的幅度量化误差、相位截断误差问题,提出了一种混合利用信号对称性+Sunderland构造对数据ROM进行压缩的方法,用来增大数据ROM的存储量,同时采用改进型
10 2020-10-27 -
基于FPGA的任意波形发生器设计和实现
波形发生器是一种数据信号发生器,在调试硬件时,常常需要加入一些信号,以观察电路工作是否正常。用一般的信号发生器,不但笨重,而且只发一些简单的波形,不能满足需要。例如用户要调试串口通信程序时,就要在计算
24 2020-10-27 -
基于DDS的高精度任意波形发生器设计
系统利用直接数字频率合成技术(DDS)完成任意波形发生器设计,以FPGA作为核心控制器件,用F
11 2020-10-28 -
论文研究基于FPGA的任意信号发生器.pdf
基于FPGA的任意信号发生器,王卓阳,韩云峰,目前我们使用的信号发生器主要由集成式DDS芯片或FPGA加高速D/A的方案来实现。集成式DDS芯片使用不灵活,而对于FPGA加高速D/A的设计方案�
9 2020-04-23
暂无评论