在VHDL的设计中,对于一个系统中的多个模块,我们也可以不采用实体互连的方法进行设计,而是通过进程的互连构成一个整体。所谓 SA进程,就是对数字器件的功能和延时进行建模的设计实体。器件与进程的对应关系有如下几种:1单个的器件映射为单个进程;2单个的器件 映射为多个进程;3-系列器件映射为一个进程。数字系统模块模型中模块之间的连线在进程模型网络中用信号进行标记,如图所示。 如图 进程建模示意图 来源:ks99