EDA/PLD中的可编程逻辑器件PLA乘积项阵列
用户评论
推荐下载
-
可编程逻辑器件的VHDL语言优化设计方法
:叙述了可编程逻辑器件的VHDL语言典型设计流程,详细讨论了几种可更好地利用可编程逻辑器件实现特定逻辑功能以及提高器件利用率的VHDL优化设计方法。
7 2022-07-16 -
EDA PLD中的可编程逻器件应用SRLC16
在Xilinx的FPGA中,4输入的查找表可以配置成一个16位的移位寄存器来使用。这对于一些移位寄存器应用很多的场合,可有效地提高资源的利用率,节省逻辑资源。本节将会以4输入的查找表为例,详细介绍SR
11 2020-11-17 -
EDA PLD中的可编程模拟器件原理与开发
摘要:介绍了可编程模拟器件的基本原理和开发流程。列举了主流器件系列,并说明其核心技术。展望了可编程模拟器件的发展前景。 关键词:可编程模拟器件 模拟可编程技术可编程模拟器件(Programmable
9 2020-12-12 -
EDA PLD中的Actel推出业界首款用于可编程逻辑器件的4x4mm封装图
Actel公司宣布为其低功耗5μW IGLOO现场可编程门阵列 (FGPA) 推出焊球间距仅为0.4mm的4mm封装,是目前市场上体积最小的可编程逻辑器件封装,为业界发展奠下了重要的里程碑。全新封装的
8 2020-12-03 -
基于可编程逻辑器件CPLD及硬件描述语言VHDL的EDA方法
介绍了用可编程逻辑器件CPLD,及硬件描述语言VHDL设计数字系统的方法,给出了一种字符发生器的硬件及软件的设计实例。
12 2022-07-16 -
EDA PLD中的CoolRunner II器件的单个乘积项传输延迟
在ISE 10设计工具中,当对设计进行综合、实现及时序分析后会生成详细的时序报告。其中可提供详细的时序说明,设计者可根据这些时序和分析报告判断器件和设计的性能。本节用一些范例对部分信号的传输延迟进行简
11 2020-11-17 -
EDA PLD中的CoolRunner II器件的多乘积项传输延迟
这种传输模型比单个乘积项传输模型要复杂一些,需要计算其他乘积项的延迟之和TLOGI2。乘积项可以为2~56(不经过AIM)。如图所示为从A脚到B脚,经过多乘积项后的传输模型。 如图 经过多乘积项后
8 2020-11-17 -
从FPGA到处理器可编程逻辑器件
可编程逻辑器件是半导体行业发展最为迅速的市场之一:2010年市场增幅48%,达到49亿美元,并且到2013年有望在2009年的基础之上翻一番
7 2020-08-31 -
94332018军用可编程逻辑器件软件测试要求.pdf
9433-2018 军用可编程逻辑器件软件测试要求.pdf
28 2020-12-17 -
XILINX可编程逻辑器件设计与开发基础篇
高清版,非常清晰,内容主要是XILINX的基础知识,ISE软件的使用及开发流程。具体内容网上可以搜到。一共4个部分,均已上传
31 2019-09-20
暂无评论