接收器模块框图如图1所示,RX引脚串行接收数据,每个时钟移一位到一个3位的移位寄存器RXIN中。当RXIN的最低位检测到一个边沿(逻辑1)时,则使能一个计数器。这个计数器计数到大约位周期的3/4时采样一个数据(理想状况为计数到位周期的1/2时采样数据),并将此数据移入36位的数据寄存器SHIFT_DATA中。如果有连续的数据流,则计数器继续计数到位周期的3/4,并再次采样数据。如果有边沿被再次检测到,则会复位计数器。执行新一轮移位操作,这样可以将数据错误率降到最小。一旦后同步信号被检测到(36位计数器的高12位),则当前数据会被存储在REG1到REG4中(4次重复接收到的数据)。如果有两次数据