要求 用N=16bit的处理器来实现例1中的IIR,假设该处理器具备全精度乘法器、扩展精度的累加器,且具有乘法-累加-舍人的结构。 解 用MathWork公司的Simulink来完成对例1中8阶滤波器端到端的定点仿真,其中分别使用了直接II型和级联结构。仿真中用到的关键选项如下。 图1给出了两种结构下的定点仿真数值结果。输人信号发生器产生一个以1为边界的均匀分布的较长随机信号序列,以模拟出最坏情况输人。观察图1给出的仿真结果,可以看到仿真结果可以分为3个区域,即 1精度过低——由分数位太少造成。 2线性区——具有足够的动态范围可避免运行时溢出,且具有足够的分数精度消