CoolRunner II实现IrDA和UART设计

红外协议pdf如果你在做红外读头的话

IMPLEMENTATIONGUIDEFORIrDAStandards[pic]™IMPLEMENTATIONGUIDEFORIrDAStandardsIrDAStandardsJuly1996___

处理耒使用的引脚可以选择多种方式,一是不进行任何处理,悬空;二是配置成内部接地;三是Pu11-Up,通过内部电阻弱上拉;四是Bus-Hold,选择总线保持。 需要注意的是,如果已经选择了Pull-U

对于复杂的逻辑结构,需要通过AIM将多级逻辑组合。如图所示为利用反馈通道构成的二级逻辑传输模型,图中的TF为反馈通道延迟,TLOGI*2~56个乘积项的总延迟。 如图 二级逻辑传输模型 来源

CoolRunner-II器件的每个输出信号可以被设置成高阻态,以便应用于总线的系统设计中。每个输出引脚的三态控制端都是独立的,可以是组合逻辑、寄存器及外部输入引脚等。该功能的属性设置如下。

Pullup功能可以在输入/输出脚增加弱的上拉电阻,该功能需要通过属性来控制,其属性设置如下。 (1)约束文件(UCF) NET PULLUP; 例如: NET data_In PULLUP

CoolRunner-II器件在XC2C128(128个宏单元)以上的器件内嵌入了一个时钟分频器模块,该模块具有两个控制输入脚,即GCK2(全局时钟输入脚)和CDRST(外部同步复位脚);两个延迟控制

CoolRunner-II器件的特点之一是可以将宏单元中的寄存器映射到输入引脚,作为输入寄存器使用,从而缩短信号的建立时间。如图所示为该传输模型的时序模型。 如图 直接输入寄存器路径的时序模型

用VHDL语言设计UART,在FPGA实验板上得到验证。波特率可以达到460800

1.CPLD设计 本设计有VHDL和Verilog两种描述,CPLD首先译码系统命令,然后产生对NAND FLASH的相应操作。CPLD主要完成以下4个任务。 (1)解码读/写地址总线。 (2)