在Spartan-3器件内部提供了全局时钟资源,其中包括专用时钟输入引脚、缓冲器和布线资源,其时钟分配树结构如图1所示。主要时钟连接路径为从专用时钟输入引脚的全局时钟,在驱动全局时钟缓冲器后经由全局布线资源到达触发器或其他时钟触发的单元,DCM介于全局时钟引脚和全局缓冲器之间便于定制时钟的充分利用。 图1 Spartan-3器件中的时钟分配树结构 这种时钟结构贯穿整个FPGA具有低容值和低偏移互连特性非常适合走高频率信号,这些资源保证了DOM模块的时钟输出具有最小的传输延迟,可提供灵活时钟分配,并且保证时钟信号到达各个目标逻辑单元的延时基本相同。 在Spartan-3器件