Verilog HDL 实验
verilogHDL作业 实现8位比较器 第二个作业是函数的调用,给出功能表写出代码和仿真波形
用户评论
推荐下载
-
Verilog HDL计数器
Verilog HDL 编写的可控的计数器
17 2020-08-29 -
Verilog HDL Synthesis a pratical primer
J.Bhasker 编写的,最经典的 英语原版 verilog教程
12 2020-08-19 -
Verilog_HDL教程.pdf
第1章EDA技术综述1本章内容简介11.1引言11.2EDA技术及其发展21.3设计方法与设计技术31.3.1Top-down设计31.3.2Bottom-up设计51.3
27 2020-06-08 -
Verilog HDL简明教程
VerilogHDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在
20 2020-06-07 -
Digital Design With an Introduction to the Verilog HDL
DigitalDesignWithanIntroductiontotheVerilogHDL.
24 2020-05-19 -
Verilog加HDL.pdf
数字电路设计入门VerilogHDL设计方法学，主要介绍了VerilogHDL语言的一些基本知识，目的是使初学者能够迅速掌握HDL设计方法，初步了解并掌握VerilogHDL语言的基本要素，能够读懂简
12 2020-05-22 -
Verilog Standard_HDL13642005
VerilogStandard_HDL1364-2005
15 2020-05-22 -
设计与验证verilog hdl
EDA先锋工作室出的书，实际工作意义非凡。让你真正理解什么是硬件设计语言。让你真正理解什么是行为级描述和RTL描述让你真正理解验证的意义和过程。
17 2020-05-20 -
Verilog HDL练习题
Verilog HDL练习题
25 2019-03-18 -
EDA技术与Verilog HDL
清华教材EDA技术与Verilog HDL课件
41 2018-12-08
暂无评论