前言 在锁相环PLL、DLL和时钟数据恢复电路CDR等电路的应用中,人们普遍要求输出时钟信号有50%的占空比,以便在时钟上升及下降沿都能够采样数据,最大限度地提高数据传输的速度。为了达到这一需求,我们经常需要在时钟的输出加入脉宽调整电路来得到一个占空比尽可能达到50%的时钟信号。 近年来诞生了许多种类的脉宽调整电路。这些电路大致可以分为以下三类:第一类最为简单,即采用2分频器产生占空比为50%的时钟,2分频器并不是专为调整占空比而采用的,但的确达到了这一需求;第二类通过负反馈机制,采用数字或模拟控制,调整信号占空比,这类电路最主要考虑的是系统稳定性;最后一种是采用复杂数字算法的占空