DSP48E单元的结构如图1所示. 图 DSP48E单元的结构示意图 (1) 25×18乘泫器. (2)30位宽的A端口入。其中低25位输人列乘法尜,而整个30位成为内部48位宽总线的高30位.该48位总线由A和B两个端口的输入拼接而成. (3) 线联的A和B输入端口. 在直接输入和级联输入之间可进行半独立可选的流水线操作. 可支持独立时钟的两线A和B输入寄存器组. (4)独立的C输人端口,C端口有存器有独立的复位和时钟使能. (5) CARRYCASCIN和CARYCASCOUT内部级联信号支持用两个DSP48E单元实现累加器/加法器/减法