(1)收发两个方向完全独立,每个方向分为数据和状态通道。 (2)16位数据总线,1位控制指示。 数据和控制都为DDR模式,电平为LVDS I/O标准。数据和控制是时分的,属于源同步时钟设计,数据和控制时分关系如图1所示。 图1 数据和控制时分关系 (3)状态信息为两位总线。 该通道是数据通道的反方向,提供流控信息及SDR采样。电平为LVTTL或LVDS I/O标准,最大速率为1/4数据速率,时钟模式为源同步。 来源:ks99