基于verilog的UDP协议。只有自己写的代码部分,其中的IP核需要自行添加。本开发工程是基于Xilinx的FPGA完成。