夏宇闻著作：从算法设计到硬线逻辑的实现
6 运算和数据流动控制逻辑.pdf
250KB
4 不同抽象级别的Verilog HDL模型.pdf
207KB
word
第六章.doc
164KB
第八章.doc
704KB
第七章.doc
1MB
第五章.doc
246KB
第一章.doc
46KB
第三章.doc
815KB
第九章.doc
276KB
第四章.doc
411KB
第二章.doc
236KB
2 Verilog HDL设计方法概述.pdf
196KB
从算法设计到硬线逻辑的实现.ppt
432KB
1 数字信号处理、计算、程序、.pdf
171KB
9 虚拟器件和虚拟接口模型.pdf
340KB
5 基本运算逻辑和它们的Verilog HDL模型.pdf
240KB
7 有限状态机.pdf
495KB
3 Verilog HDL的基本语法.pdf
461KB
8 CPU设计简介.pdf
544KB
暂无评论