暂无评论
随着高速数据传输发展的需求,在高速IC之间的时钟路径变得越来越关键,成为影响系统性能、功耗及噪声的关键因素。PECL (正电压射极耦合逻辑)信号作为一种适合高速逻辑互联的电平标准,越来越多地应用在高速
高速pCB设计指南.pdf 非常好的 初学者可以好好看看
Cadence高速电路设计
是altera官方提供的文档，对于FPGA的高速设计非常有帮助，每个外围引脚的设计要点都有介绍，供大家参考
随着高速DSP数字信号处理器和外设的出现新产品设计人员面临着电磁干扰EMI日益严重的威胁早期把发射和干扰问题称之为EMI或RFI射频干扰现在用更确定的词“干扰兼容性”替代电磁兼容性EMC包含系统的发射
不论是不是“黑色艺术”,遵守一些基本的RF设计规则和留意一些优秀的设计实例将可帮助你完成RF设计工作。成功的RF设计必须仔细注意整个设计过程中每个步骤及每个细节才有可能实现,这意味着必须在设计开始阶段
将去耦电容直接放在IC封装内可以有效控制EMI并提高信号的完整性,本文从IC内部封装入手,分析EMI的来源、IC封装在EMI控制中的作用,进而提出11个有效控制EMI的设计规则,包括封装选择、引脚结构
本文介绍,许多人把芯片规模的BGA封装看作是由便携式电子产品所需的空间限制的一个可行的解决方案,它同时满足这些产品更高功能与性能的要求。为便携式产品的高密度电路设计应该为装配工艺着想。
高速电路与ESD注意事项 硬件研发过程中需要参考和注意
电子技术的发展变化必然给板级设计带来许多新问题和新挑战。首先,由于高密度引脚及引脚尺寸日趋物理极限,导致低的布通率;其次,由于系统时钟频率的提高,引起的时序及信号完整性问题;第三,工程师希望能在PC平
暂无评论