最初的标准,采用LVDS连接技术,在8-位路径上,可以提供10G-位/秒的总带宽。然而,它并不是一项电气标准,而是一种构造,可以和其它的物理接口兼容。实际上RapidIO构造中的不同部分,可以在不同的速率下运行, 所有的协议都是由硬件实现的,与软件是无关的。从应用系统的角度来看,接口好象是存储器的映射。协议中包括错误纠正。所有单个位的错误,和大多数多位的错误都可以由硬件发现,不需要软件或高层次的干预。当问题十分严重时,硬件将通知软件。 最简单的RapidIO端点,大小和PCI-X端点差不多,可以装在FPGA中;只占芯片面积的一部分,剩余部分可以留作它用。在新设计的I/O芯片中可