EDA/PLD中的多时钟域数据传递的FPGA实现
用户评论
推荐下载
-
EDA PLD中的图像采集压缩SOC系统在FPGA中的实现
图像采集和处理已经成为了现代工业控制中必不可少的环节。传统的方法一般采用的是图像采集卡加工控机来实现整个系统。但随着嵌入式技术的发展,芯片的性能大大增强,嵌入式系统在工业控制系统中普及。作为前端的图像
16 2020-12-13 -
EDA PLD中的解析FPGA低功耗设计
在项目设计初期,基于硬件电源模块的设计考虑,对FPGA设计中的功耗估计是必不可少的。笔者经历过一个项目,整个系统的功耗达到了100w,而单片FPGA的功耗估计得到为20w左右,有点过高了,功耗过高则会
6 2020-10-27 -
EDA PLD中的FPGA远程更新重启系统
正文 1) 因为FPGA具有开发周期短,可更新等优点,现在有越来越多的通讯系统采用FPGA作为实际产品方案。已经有大量的FPGA应用到通讯系统中,为了降低系统维护的人力成本,需要能够实现FPGA远
11 2020-10-28 -
EDA PLD中的非易失性FPGA
非易失陛安全FPGA实现最高系统集成,Spartan-3AN平台针对要求非易矢性系统集成、安全性或大型用户Flash的应用. (1) SRAM FPGA和Flash技术突破性的强强结合。 (2
18 2020-11-17 -
EDA PLD中的Spartan3系列FPGA
作为Spartan-3系列平台的第1个成员,Spartan-3早在2002年就已经推出。当时大胆采用最新的90 nm工艺技术和交错排列引脚技术降低了晶片尺寸和成本,提高了生产效率,并实现了单位逻辑和单
21 2020-11-17 -
多时钟域异步FIFO设计
异步FIFO,多时钟域,多位宽。FPGA设计。
17 2019-07-19 -
EDA PLD中的FPGA硬件系统的调试方法
在调试FPGA电路时要遵循一定的原则和技巧,才能减少调试时间,避免误操作损坏电路。一般情况下,可以参考以下步骤进行FPGA硬件系统的调试。 (1)首先在焊接硬件电路时,只焊接电源部分。使用万用表进
25 2020-11-09 -
EDA PLD中的优化FPGA功耗的设计技术
无论从微观到宏观、从延长电池寿命到减少全球变暖的温室效应等等,各种不同因素都在迅速推动系统设计人员关注节能问题。一项有关设计优先考虑事项的最新调查指出,大部分工程师已把功耗排在首位,或者是将其紧跟在性
21 2020-11-09 -
EDA PLD中的FPGA设计当中的功耗问题
随着FPGA的密度越来越高,设计者们正在节能降耗方面取得越来越多的进展。出现降低功耗这一趋势的另一个原因是FPGA正在越来越广泛地应用于智能手机、媒体播放器、游戏机、卫星导航设备以及数码相机/摄像机等
39 2020-11-06 -
EDA PLD中的FPGA的配置及接口电路
与CPLD不同,FPGA是基于门阵列方式为用户提供可编程资源的,其内部逻辑结构的形成是由配置数据决定的。这些配置数据通过外部控制电路或微处理器加载到FPGA内部的SRAM中,由于SRAM的易失性,每次
22 2020-12-17
暂无评论