Cadence设计系统公司进一步拓展其Cadence Encounter数字IC设计平台的功能,公布了Encounter Timing System。这套新系统为客户提供了面向时序、信号完整性和功耗的统一视图和单一来源——从设计和物理实现,到最后的签收(Signoff)分析。它不仅满足了实现和签收分析的需要,前端设计团队还可以利用其全局时序调试功能,实现精确的根源分析和迅速的时序收敛,并且它还拥有着强大的图形用户界面。 通过Encounter Timing System,数字IC设计师可以克服不断缩小的工艺节点带来的困难,缩短上市时间、提高效率,将信号完整性分析应用到设计流程的各个方面