用于控制ddr模块的源码,verilog,代码风格比较好,很容易看懂,可以拿到FPGA也可以改下作为数字芯片的代码,