TI(德州仪器)日前发布的CDCD5704时钟发生器可借助带或不带扩频调制功能的参考时钟输入,提供支持XDR存储器子系统与Redwood逻辑接口所必需的时钟信号。CDCD5704采用28引脚TSSOP封装,其中包含4个差动时钟输出,能够为各种高性能接口应用提供现成的解决方案。 CDCD5704的主要组件包括一个锁相环、一个旁路多路复用器以及4个差动输出缓冲器(CLK0至CLK3)。EN引脚输入端的逻辑低电平可禁用所有4个输出。当EN为高电平且串行接口寄存器(RegA-RegD)的值为1时,就会启用输出。 PLL可接收参考时钟输入信号REFCLK,并在频率等于输入频率与乘法系