简单的verilog流水灯设计。设计FPGA逻辑,以5Hz的频率,逐次点亮DE0实验板上的发光二极管LED0~LED9。(1)设计FPGA逻辑,以其他频率实现“基本要求”中发光二极管的显示样式;(2)设计其他的发光二极管的显示样式。