EDA/PLD中的Tensilica Diamond标准处理器IP核支持低成本FPGA仿真
用户评论
推荐下载
-
DSP中的800MMAC BF592系列中的低成本DSP处理器
Analog Devices, Inc. (NYSE: ADI)最近推出800MMAC/400MHz性能的Blackfin ADSP-BF592,万片订量售价仅3美元/片。Blackfin BF592
9 2020-11-06 -
EDA PLD中的HDL与PLD FPGA参考书籍
《VHDL入门与应用》 陈雪松 滕立中 人民邮电出版社 2000.12 ISBN7-115-08950-7/TP.1943 RMB32.00 基本概念清楚,结合实例讲解,易于理解,适合初学者阅读,书中
20 2020-12-11 -
EDA PLD中的PLD FPGA结构与原理初步一
一.基于乘积项(Product-Term)的PLD结构 采用这种结构的PLD芯片有:Altera的MAX7000,MAX3000系列(EEPROM工艺),Xilinx的XC9500系列(Flash工艺
31 2020-12-12 -
EDA PLD中的基于FPGA的多用途提升小波变换核
摘 要:根据小波变换的框架式结构,提出了一种在FPGA 上完全依靠重构来实现不同提升小波变换核的方法。根据变换特性和重构要求,采用了由下至上的结构体设计方法,将每个提升步骤用可编程的参数来表示,以保证
4 2020-12-13 -
将低成本FPGA用于视频和图像处理
FPGA已经存在了十几年的时间,在传统概念中,FPGA价格昂贵,设计门槛较高,多用于通信和高端工业控制领域。最近几年,低成本FPGA不断推陈出新。半导体工艺的进步不仅带来FPGA成本的降低,还使其性能
17 2020-05-15 -
RFID技术中的将低成本FPGA用于视频和图像处理
FPGA已经存在了十几年的时间,在传统概念中,FPGA价格昂贵,设计门槛较高,多用于通信和高端工业控制领域。最近几年,低成本FPGA不断推陈出新。半导体工艺的进步不仅带来FPGA成本的降低,还使其性能
4 2020-12-16 -
EDA PLD中的FPGA高速收发器设计原则
高速收发器(SERDES)的运用范围十分广泛, 包括通讯、计算机、工业和储存,以及必须在芯片与芯片/模块之间、或在背板/电缆上传输大量数据的系统。但普通高速收发器的并行总线设计已无法满足现在的要求。将
14 2020-11-08 -
EDA PLD中的使用FPGA底层编辑器一
在Place & Route布局布线流程中双击【View/Edit Routed Design(FPGA Editor)】选项,出现图1所示的界面。在布局布线流程中运行底层编辑器与映射(Map
9 2020-11-17 -
EDA PLD中的使用FPGA底层编辑器二
在执行这些操作前,一定要先保存.NCD和NCF文件。因为任何底层编辑器的操作都会修改这些文件,一旦修改有误,将无法恢复原始设计,造成不必要的损失。 ■移动逻辑资源;在底层编辑器中可以将一个逻辑单
12 2020-11-21 -
通信与网络中的支持IP电话的低成本手机平台英飞凌
英飞凌科技股份公司在过去三年来,销售的低成本手机芯片已经让全球不计其数的用户第一次用上了手机。这些小小的创新芯片集成了手机的所有主要功能。到2007年年底,该芯片的销售量已逾5,000万,支持世界各地
12 2020-11-26
暂无评论