(Renesas Technology Corp.)宣布,开发出一种可在32 nm(纳米)及以上工艺有效实现SRAM的技术,以用于集成在微处理器或SoC(系统级芯片)中的片上SRAM。 新开发的技术采用SOI(绝缘硅)技术,可独立控制基体电位,也就是构成SRAM的晶体管的三种衬底部分,从而显著扩展SRAM的运行容限。 对采用这一技术的65 nm CMOS工艺的2 Mb SRAM实验制造和评估证实,与没有使用该技术的器件相比,工作下限电压可提高大约100 mV。此外,读取容限(静态噪声容限:SNM)——SRAM运行容限指标——可改善大约16%,写入容限的改善大约为20%,同时晶体管的电气