高精度锁相环verilog代码实现 包含testbench
该代码实现的锁相环电路,其精度根据testbench中设置的reference_signal的频率,可以达到皮秒级。代码层次为2级,主module调用了鉴相器模块和振荡器模块。目前testbench中设置的锁定频率为333MHz,锁定后相位差3ps。可以修改testbench以达到所需要的频率。
用户评论
推荐下载
-
锁相环verilog代码
实现了一个二阶锁相环,性能通过了调试,可以实现相位和频率的跟踪
50 2019-05-13 -
verilog HDL锁相环程序
verilog HDL PLL 锁相环程序。内含详细的注释。 练习IP核的必备教程。 学习FPGA 开发的重要、基本资源。
65 2018-12-20 -
AD9550高精度锁相环芯片数据手册
该数据手册详细介绍了AD9550高精度锁相环芯片的技术参数、性能特点、工作原理以及应用场景。作为一款专门设计用于提供电源管理、通信系统以及数据传输精度时钟的集成电路,AD9550的高精度、稳定性和灵活
8 2023-06-27 -
锁相环matlab实现
pll锁相环的程序,里面含有注释可以编译使用的,采用matlab实现
68 2019-02-16 -
verilog语言的FPGA数字锁相环PLL实现
使用verilog语言实现的FPGA数字锁相环(pll)
22 2019-05-27 -
锁相技术锁相环
锁相环路是一个相位的负反馈控制系统。这个负反馈控制系统是由鉴相器(PD)、环路滤波器(LF)和电压控制振荡器(VCO)三个基本部件组成的
34 2020-06-08 -
锁相环仿真与实现
锁相环设计,仿真以及关键电路模块分析与实现。基本原理与实现过程都比较清楚。
29 2019-05-08 -
FPGA实现数字锁相环
FPGA实现的数字锁相环,可以对未知的频率进行锁相
24 2019-09-23 -
dpll锁相环设计代码
dpll设计代码及基本原理,深入理解锁相环的工作原理,并提供代码
58 2018-12-20 -
锁相环程序代码
基于ARM_M3的锁相环程序,适合调试锁相环用
28 2019-04-28
暂无评论