Verilog HDL实现单精度浮点乘法器
舍入过程中可以使用直接choping和就近舍入,考虑可就近舍入过程中引起尾码加一导致阶码增加的情况。已通过Quartus_ii\Modelsim的联合仿真。
用户评论
推荐下载
-
verilog CPU源代码之8位乘法器
verilog CPU 源代码 硬件实现 8位乘法器 , 高级算法,快速而小巧! 硬件更需要算法!
43 2019-01-01 -
单精度双精度浮点数转换
Single precision double precision floating point number conversion
74 2019-06-27 -
COP2000实现乘法器和除法器
COP2000实现乘法器和除法器,课程设计完成版,欢迎下载
34 2019-07-18 -
浮点数单精度浮点数双精度浮点数
单精度浮点数,双精度浮点数,浮点数是属于有理数中某特定子集的数的数字表示,在计算机中用以近似表示任意某个实数。
70 2019-07-12 -
基于FPGA的高速流水线浮点乘法器设计与实现
设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器。该乘法器采用新型的基4布思算法,改进的4:2压缩结构和部分积求和电路,完成Carry Save形式的部分积压缩,再由Carry L
25 2020-08-08 -
FSATA乘法器的设计与实现
为了加快阵列乘法器的运算速度,降低延迟,提出了一种基于4选1多路选择器的乘法器设计方案。这种方案在每一步运算中同时处理两位操作数,使产生的部分积数量减少了一半,显著提高了乘法器的运算速度。FSATA乘
8 2020-10-27 -
EDA程序实现8位乘法器
EDA入门实例,文档中将所有程序贴在上面,还附有仿真图
14 2020-12-16 -
使用乘法器实现各种移位操作
昨天看了一本书,使用乘法器来实现各种移位操作。包括逻辑左移,逻辑右移,算术右移,循环右移。
15 2020-08-30 -
32位快速乘法器的实现
32位快速乘法器的实现,里面都是学长们的总结,大家毕业设计,生产实习可以用到
37 2019-03-12 -
四位乘法器Multisim实现
用Multisim程序实现的四位乘法器,包含总电路图和子电路图,计算机组成原理课程设计一般会用到
203 2019-05-25
暂无评论