Verilog HDL实现单精度浮点乘法器

zoo_69759 44 0 ZIP 2020-12-11 08:12:52

舍入过程中可以使用直接choping和就近舍入,考虑可就近舍入过程中引起尾码加一导致阶码增加的情况。已通过Quartus_ii\Modelsim的联合仿真。

用户评论
请输入评论内容
评分:
暂无评论