互连中的信号完整性损耗对于数千兆赫兹高度复杂的SoC来说是非常关键的问题,因此经常在设计和测试中采用一些特殊的方法来解决这样的问题。本文介绍如何利用片上机制拓展JTAG标准使其包含互连的信号完整性测试,从而利用JTAG边界扫描架构测试高速系统级芯片(SoC)的互连上发生的时延破坏。 互连中的信号完整性损耗对于数千兆赫兹高度复杂的SoC来说是非常关键的问题,因此经常在设计和测试中采用一些特殊的方法来解决这样的问题。我们认为,完整性损耗(本文有时也称为完整性故障)是在电压失真(噪声)和时延破坏(偏移)超过能接受的门限时发生的。这样的门限取决于制造所采用的工艺技术。这种故障情况的发生有着许多不