该文件主要实现硬布线单周期16位CPU的设计,通过Quartus II 15.0软件设计平台设计逻辑电路,通过仿真模拟验证组合逻辑电路的正确性,用FPGA测试板来完成了本次实验。该实验从总体逻辑设计(指令模块和器件单元设计模块)入手,完成了6条指令(ADD、LW、SW、BEQ、JMP、CLEAR)的设计、CPU数据通路和控制线路图的设计。再进行CPU中主要模块详细设计,指令通过列出逻辑式进行逻辑门组合实现,选择合理的触发器、元件组合完成各个器件的单元详细模块设计。(注:运行结果仍有逻辑错误)