引言 随着集成电路单位面积晶体管数量的激增和人们对缩短设计周期的追求,设计重用已经成为有效的应对方法,它不但适合于ASIC,也适合于CPLD/FPGA。在CPLD/FPGA的设计过程中,由于开发工具的通用性、设计语言的标准化,设计过程几乎与所用器件的硬件结构无关,设计成功的逻辑功能块也具有很好的兼容性和可移植性,从而使得产品设计效率大幅度提高。这些具有可再利用功能的逻辑功能模块都可以成为IP Core,因此IP Core可以是算法核、加密核、微处理器等。TI公司认为,一个ASIC设计80%的功能可用IP Core等现成逻辑合成,未来大系统的CPLD/FPGA设计将仅仅是各类再应用逻辑与