Cadence联合Tensilica公司共同宣布,Tensilica在支持其钻石系列和Xtensa IP核的CAD流程中开始支持Cadence公司Encounter RTL Compiler进行全局综合。Encounter RTL Compiler的全局综合功能使Tensilica的客户能够利用Tensilica公司IP核设计出更小、更快且更低功耗的微处理器产品。 作为Cadence OpenChoice IP计划成员之一,Tensilica结合Encounter RTL Compiler和其市场领先的IP核处理器,采用自上向下的方法,通过多目标综合以创造出时序、面积和功耗都优化的设计