CPU控制数字锁相环频率合成系统FPGA实现
1 引言 数字锁相环频率合成器已经广泛的运用在军事和民用无线通信领域,而用CPU控制的可编程大规模数字锁相环频率合成器则是其中的关键技术。当前,可编程逻辑电路在数字系统设计中飞速发展,很多中规模,甚至大规模的数字系统已经可以通过可编程逻辑电路来实现单片集成,即用一个芯片完成整个数字系统的设计。因此将CPU控制的数字锁相环频率合成系统集成在一块可编程逻辑芯片中实现已经成为可能。本系统由多个可编程的数字分频器、数字鉴频-鉴相器以及协调控制工作的CPU组成。 2系统结构 数字锁相环频率合成系统的工作原理是:锁相环对高稳定度的基准频率(通常由晶体振荡器直接或经分频后提供)进行精确锁定,环内
用户评论
推荐下载
-
全数字锁相环原程序字
全数字锁相环原程序PLL是数字锁相环设计源程序,其中,Fi是输入频率(接收数据),Fo(Q5)是本地输出频率.目的是从输入数据中提取时钟信号(Q5),其频率与数据速率一致,时钟上升沿锁定在数
16 2020-05-18 -
097994687数字锁相环dll_code
基于matlab的数字锁相环模拟仿真,主要通过调整相位实现波形同步
9 2020-05-18 -
全数字锁相环verilog HDL程序
本程序包是我花费了两个月时间调试出来的全数字锁相环程序,极具参考价值。望刚刚涉及到锁相环的同仁可以好好利用。
21 2019-09-22 -
模拟数字锁相环原理与应用
本书详细介绍了锁相环的基本原理及应用,对模拟和数字锁相环做了详细介绍
23 2019-01-15 -
数字锁相环的MATLAB仿真源码
附件是数字PLL的MATLAB仿真源码,可以仿真BPSK、QPSK的DPLL
20 2019-04-17 -
智能全数字锁相环的设计
在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进,设计了锁相状态检测电路,配合CPU对环路滤波参数进行动态智能配置,从而使锁相环快速进入锁定状态,在最短时间内正常
23 2019-07-29 -
数字锁相环的原理及应用
The principle and application of digital phase-locked loop
28 2019-06-23 -
基于VHDL的数字锁相环设计
基于VHDL的数字锁相环设计,在quartus2环境下编写的VHDL。所有完整的程序打包。
26 2019-05-01 -
基于全数字锁相环的设计
本文在说明全数字锁相环的基础上,提出了一种利用FPGA设计一阶全数字锁相环的方法,并给出了关键部件的RTL可综合代码,并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程,对一些有关的问题进行了讨
19 2021-02-25 -
论文研究基于FPGA的全数字锁相环的设计与实现.pdf
基于FPGA的全数字锁相环的设计与实现,杨琳,王强,本文介绍了全数字锁相环的工作原理,给出了一种基于FPGA的全数字锁相环的实现方法,并采用VHDL硬件描述语言在Xilinx公司的ISEDesignS
25 2019-10-07
暂无评论