EDA/PLD中的HDLC控制协议的FPGA设计与实现

Flash 编程器的FPGA实现 吴 豫,孟宪元 (清华大学电子工程系 , 北京 100084) 1 引言 闪速存储器(Flash Memory)以其集成度高、成本低、使用方便等许多优点,广泛应用于通

0 引言 随着科学技术和国民经济的快速发展,各种工业生产对电力系统对电能质量的要求越来越高,因此,对电网参数进行实时检测与分析具有重要的意义。要解决电能质量问题,首先要建立电能质量各项指标的监测和

摘要: HDLC(高级数据链路控制)的一般实现方法为采用ASIC器件和软件编程等。应用ASIC器件时设计简单,但灵活性较差;软件编程方法灵活,但占用处理器资源多,执行速度慢,实时性不易预测。FPGA器

可重构技术是指利用可重用的软硬件资源,根据不同的应用需求,灵活地改变自身体系结构的设计方法。常规SRAM工艺的FPGA都可以实现重构,利用硬件复用原理,本文设计的可重构控制器采用ARM核微控制器作为主

摘要:为提高家用双缸洗衣机控制系统的性能,改善定时精确度和洗涤效果,基于可编程性强的FPGA设计了一种用于洗衣机的控制系统,并进行了时序仿真。通过实验时设计方案进行了完善,得到了可进行数字化控制和显示

摘要:本文介绍了基于 FPGA的高精度 PWM发生器的设计方法和流程。本课题采用了自行设计的高速时序比较器,并对 RTL级电路进行逻辑层优化和布局指导优化,最终实现了 200MHz的时序收敛。整体设计

在CDMA通信系统中,用于基站信号转发的接收机是一个核心模块,一台接收机只是处理一路用户的解扩解调显然是不合理的,为了提高接收机的效率和降低成本,有必要设计一种多路CDMA信号通用解扩解调平台。而FP

摘要:在简要介绍安全散列函数SHA1和HMAC_SHA1_96算法体系的基础上,结合FPGA芯片(Altera 的APEX20KE系列)的特点,进行信息安全加密验证算法的硬件系统优化设计和验证。本文讨

当你的FPGA设计不能满足时序要求时,原因也许并不明显。解决方案不仅仅依赖于使用FPGA的实现工具来优化设计从而满足时序要求,也需要设计者具有明确目标和诊断/隔离时序问题的能力。设计者现在有一些小技巧

陕西省西安电子科技大学综合业务网国家重点实验室(710071)李刚强 田斌 易克初 随着FPGA(Field Programmable Gate Array)容量、功能以及可靠性的提高,其在现代数字通