EDA/PLD中的采用 FPGA 及ASIC时需要考虑的电源管理问题

可编程逻辑业对微处理器核的报道层出不穷,包括与ARM和MIPS的协议,这些讨论已经持续了数年。然而,讨论的主题大体上没什么改变,诸如采用硬核还是软核?采用供应商的特定标准还是行业标准?这些核如何用来全

SPI(Serial Peripheral Interface,串行外围设备接口)是一种高速、全双工、同步的通信总线,在芯片的引脚上只占用4根线,不仅节约了芯片的引脚,同时在PCB的布局上还节省空间。

传统上由高密度FPGA及CPLD电源管理设计">CPLD器件和低容量FPGA支持的应用现在有了一个新的选择,即Lattice半导体公司开发的MachXO系列逻辑器件,它具有更低成本和更

摘 要:现场可编程门阵列(FPGA)由于其内部构成,容易引起竞争冒险现象,从而使电路工作的稳定性大受影响,电路也容易产生误动作,以致产生意想不到的后果。本文详细介绍了冒险现象的产生,并结合实例介绍了消

卷积码是广泛应用于卫星通信、无线通信等各种通信系统的信道编码方式。Viterbi算法是一种最大似然译码算法。在码的约束度较小时,它比其它概率译码算法效率更高、速度更快,译码器的硬件结构比较简单。随着可

PCI局部总线不仅是目前最新的计算机总线,而且是一种兼容性最强、功能最全的计算机总线。它可同时支持多组外围设备,而且不受制于处理器,为CPU及高速外围设备提供高性能、高吞吐量、低延迟的数据通路。图形用

摘 要:本文提出了一个AES加密算法的高速低功耗ASIC设计方案,使用Synopsys设计流程和VeriSilicon 0.18μm CMOS工艺,实现了最高工作频率410MHz,数据吞吐率5.23G

笔者将从DC/DC模块电源开发设计的角度介绍了怎样正确合理地选用DC/DC模块电源。

当你的FPGA设计不能满足时序要求时,原因也许并不明显。解决方案不仅仅依赖于使用FPGA的实现工具来优化设计从而满足时序要求,也需要设计者具有明确目标和诊断/隔离时序问题的能力。设计者现在有一些小技巧

摘要:System Generator for DSP是Xilinx公司开发的基于Matlab的DSP开发工具同时也是一个基于FPGA的信号处理建模和设计工具。文章介绍了在Matlab中使用Syst