EDA/PLD中的XILINX 推出PLANAHEAD 8.1
用户评论
推荐下载
-
EDA PLD中的Actel推出业界最低功耗的FPGA系列IGLOO
Actel 公司宣布推出业界最低功耗的现场可编程门阵列 (FPGA) -- IGLOO:trade_mark: 系列。这个以 Flash 为基础的产品系列的静态功耗为5μW,是最接近竞争产品功耗的四分
19 2020-12-06 -
EDA PLD中的Actel推出可减小军用FPGA占位面积的封装
Actel为其现场可编程门阵列(FPGA)推出一种新型封装形式,它可显著减小电路板尺寸和重量,可用于空间受限的军事和航空产品。这种84引脚CQFP(陶瓷方形扁平)封装已用于Actel的RTSX32SU
20 2020-12-03 -
EDA PLD中的TI率先推出符合ZigBee2006标准的平台
日前,德州仪器宣布推出业界首款符合 ZigBee 2006 标准的平台。TI完成了Z-Stack的兼容,该款市场领先的 ZigBee 解决方案针对 CC2420 收发器与 CC2430 片上系统 (S
23 2020-12-03 -
EDA PLD中的介绍QML语言
作者:丁冬,华清远见嵌入式学院讲师。 QML 是一种声明方式设计的语言,用来设计应用程序的界面,包括样式与表现行为。在QML 中,用户界面被制定为一个树形的对象模型并且包含了对象的属性。在学习QM
21 2020-11-09 -
EDA PLD中的线程解析四
作者:曹忠明,华清远见嵌入式学院讲师。 一、线程控制 上一节我们讲了使用互斥量实现线程的同步,这里我们介绍一下另外一种常用的方法,POSIX提供的无名信号量sem,PV原语是对整数计数器信号量
12 2020-11-10 -
EDA PLD中的FPGA时序收敛
您编写的代码是不是虽然在仿真器中表现正常,但是在现场却断断续续出错?要不然就是有可能在您使用更高版本的工具链进行编译时,它开始出错。您检查自己的测试平台,并确认测试已经做到 100% 的完全覆盖,而且
17 2020-11-06 -
EDA PLD中的FPGA时钟设计
摘要: 在FPGA 设计中, 为了成功地操作, 可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压下将导致错误的行为。在设计PLD/ FPGA 时通常采用如下四种类型时钟: 全局时钟、门控时钟、
27 2020-10-28 -
EDA PLD中的PowerView系列HMI
“PowerView”是一款应用在自动化和控制系统领域的功能强大的高端大尺寸人机界面产品。采用业界领先的工业平板电脑,预装嵌入式操作系统和兼容“易控(INSPEC)”监控系统软件;可直接使用“易控(I
12 2020-11-26 -
EDA PLD中的线程解析二
上次说了如何去创建一个线程及如何向线程中传递一个参数那么这次我们说一下如何终止一个线程。 如进程中调用exit,_exit使进程结束一样,线程也可以通过类似的方法结束。 一、线程的执
6 2020-11-10 -
EDA PLD中的线程解析三
作者:曹忠明,华清远见嵌入式学院讲师。 前面我们说了线程的创建和撤销,这里我们说一下线程间的同步的问题。 当同一个进程中存在多个线程的时候,多个线程共享相同的内存,确保每个线程能够看到一致的数
6 2020-11-10
暂无评论