基于FPGA使用Verilog HDL实现的DDS系统

利用FPGA控制产生的DDS正弦波发生程序，自测可用，并且编写了TESTBENCH,通过了modelsim的仿真。非常有用~~~~~~

里面包含了搭建DDS工程的Verilog代码，包含了NiosII软核的搭建，包含了一些图形界面的设计。

我的课程小结，DDS信号发生器基于FPGA完整设计流程，与VERILOG代码

随着数字信号处理和集成电路的发展,要求数据处理速度越来越高,基于单片机+DDS(直接数字频率合成)的频率合成技术已不能满足目前数据处理速度需求。针对这一现状,本文提出了基于FP—GA+DDS的控制设计

主要介绍了数字频率合成器的原理和杂散来源,给出了节约存储空间的ROM表的压缩算法,采用相位抖动和平衡DAC方法对DDS结构进行了改进,抑制了相位截断误差和减小了DAC非理想特性的影响。仿真分析了用于相

本项目所用实现1KHz方波的代码是本人从流水灯代码改编过来的。 该代码除了能够实现1KHz方波以外也可以通过小小的改变能够实现50MHz及一下频率的方波。对于实现50MHz频率以上的建议使用锁相环

《基于QuartusII的数字系统VerilogHDL设计实例详解》，周景润，电子工业出版社。本书以实例详解的方式介绍以Altera公司推出的QuartusII9.0为设计平台的FPGA/CPLD数字

随着集成电路规模的越来越大,数字系统设计的越来越复杂,Verilog HDL语言在硬件电路设计的优越性也会越来越显突出。本文讲Verilog HDL语言在FPGA/CPLD开发中的应用

本文关于FPGA优缺点、Verilog HDL与VHDL的优缺点的总结整理

EDA设计，VerilogHDL硬件语言基础