EDA/PLD中的可复用SPI模块IP核的设计与验证
用户评论
推荐下载
-
EDA PLD中的CPLD的PSK系统设计
1 引言 现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一个重要方向[5]。从模拟调制到数字调制,从二进制发展到多进制调制,虽然调制方式多种多
27 2020-12-07 -
EDA PLD中的DDS的FPGA实现设计
根据图1,并假定相位控制字为0,这时DDS的核心部分相位累加器的FPGA的设计可分为如下几个模块:相位累加器SUM99、相位寄存器REG1、正弦查找表ROM和输出数据寄存器REG2,其内部组成框图如图
31 2020-11-17 -
EDA PLD中的数据显示电路的设计
整个系统硬件电路中,单片机MCU与FPGA进行数据交换占用了PO口、Pl口和P3口,因此数据显示电路的设计采用静态显示的方式,显示电路由8个共阳极七段数码管和8片1位串入8位并出的74LS164芯片组
11 2020-11-17 -
EDA PLD中的逻辑器件的同步设计
在设计逻辑和电路时,经常会遇到这样的问题。即采用普通集成电路实现的设计移植到FPGA/CPLD逻辑器件时,其设计无法正常运行。另外,有些设计己经在逻辑器件申实现或通过了仿真测试。但经过重新布线设计后,
23 2020-11-17 -
EDA PLD中的XMD软件的调试设计
XMD(Xilinx Microprocessor Debugger)可以加快软件程序的调试,它可以调试一块实际的硬件板上的程序或在ISS(指令仿真器)上运行的程序`设计的调试模型如下图所示。 X
16 2020-11-18 -
EDA PLD中的SDRAM接口的VHDL设计
RAM(随机存取存储器 是一种在电子系统中应用广泛的器件,通常用于数据和程序的缓存。随着半导体工业的发展,RAM获得了飞速的发展,从RAM、DRAM(Dynamic RAM,即动态RAM)发展到SD
24 2020-11-22 -
EDA PLD中的异步FIFO的VHDL设计
FIFO (先进先出队列)是一种在电子系统得到广泛应用的器件,通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。FIFO的实现通常是利用双口RAM和读写地址产生模块来实现的。FIFO的接口信号包
17 2020-11-26 -
EDA PLD中的EDA中的电路PCB设计中的有关重要操作
启动PCB编辑器→确定电路板的尺寸→装载封装元件库→装载网络表9元件布局、布线→自动/手动布线→查看3D视图。 1)电路板的尺寸的设定。设计PCB前,首先要设定电路板的尺寸/边框,其设计步骤为:先
17 2020-11-17 -
基于混合原型平台的UART IP核设计与验证
传统的软硬件设计方法已无法满足SoC快速验证的应用需求。针对此现状,阐述了虚拟平台与硬件平台相结合的混合原型验证技术,主要介绍了UART IP混合验证方案,分析了UART IP核协议、功能模块设计以及
21 2020-10-28 -
论文研究RapidIO接口IP核的设计与验证.pdf
RapidIO接口IP核的设计与验证,吴冰冰,张建华,摘要:介绍了一种基于RapidIO协议的接口IP核设计,着重研究了逻辑层协议处理、事务匹配、物理层包缓存和队列管理的实现。设计支持逻
27 2019-09-21
暂无评论