A/D转换设计中的噪声有三个来源:量化噪声、ADC自身产生的噪声以及源于转换器周围电路设计与布局方法的噪声。前两种噪声主要取决于在设计中选择的 ADC 器件。第三种噪声则主要是设计能力的反映,特别是时钟电路。时钟信号上无用的时基抖动、时钟线的错误设计以及时钟线布线错误等,都可以使噪声耦合到模拟信号转换过程中。需要无时基抖动的时钟时基抖动是描述在一个波形里各个周期间的差异,ADC 采样时钟里的时基抖动会增加噪声。实际上,在对高频输入信号进行数字化处理时,时基抖动是主要的噪声源。这是因为,ADC 时钟里的抖动会引起信号采样时间的变化,从而导致采样信号的输出也发生变化。例如,如果打算在波形每个周期的