长期以来,降低功耗一直是芯片设计中的重要需求。随着更大、更快的集成电路应用于便携式产品中,这个需求变得日益重要。因此,贯穿整个设计流程的功率管理技术也在不断改进,以确保产品的各个部分均得到适当、高效的功率供应,同时保证产品的可靠性。诸如多电压岛,以及时钟频率和阈值电压的动态调整等技术,均有助于在提供高性能的同时,节省便携产品中的电池能量。 更为重要的是,SoC在尺寸和速度方面的增长已经给大量的设计带来了功耗方面的挑战,而这些挑战并不属于传统的受供电限制的范畴。在这些设计中,热耗散和可靠性方面的问题,例如电迁移和电压降已经变得极为关键。深亚微米设计中的功率问题可能会限制设计的功能或性