EDA/PLD中的Cypress提升Warp®工具的运行时间和支持能...; CPLD开发
用户评论
推荐下载
-
EDA PLD中的运行Capture软件
无论是设计电路板还是进行电路仿真分析,都需要用Capture绘制电路原理图。 电路原理图完成后,可以应用Capture提供的后处理工具生成 电路网络表文件,调用Layout进行印刷电路板设计,或者直接
6 2020-11-18 -
EDA PLD中的运行调试VI
在运行VI程序之前,必须要保证VI程序没有语法错误且处于可运行的状态。VI处于可运行状态时,工具栏中的运行按钮显示为 ;处于断开或不可运行状态时,运行按钮显示为。在创建程序框图连线时提到,如果VI程序
20 2020-11-18 -
bookie Wager的开发和运行时平台源码
开发和运行平台。 结构 bookie/ https://github.com/wager/bookie ├── .github/ Continuous integration and delivery
3 2021-04-21 -
正常运行时间页面chart_increasing正常运行时间监控器和状态页面由upptime提供支持源码
: :green_square: 所有系统均可运行 该存储库包含由提供支持的开源运行时间监控器和状态页面。 使用 ,您可以拥有自己的无限和免费的正常运行时间监控器和状态页面,完全由GitHub存储库提
10 2021-03-22 -
运行时TensorFlow的高性能和模块化运行时源码
TFRT:新的TensorFlow运行时 TFRT是新的TensorFlow运行时。 它旨在为各种特定领域的硬件提供具有同类最佳性能的统一,可扩展的基础架构层。 它提供了对多线程主机CPU的有效利用,
11 2021-02-21 -
VS运行时支持库集合
VS运行时支持库集合,其中包括vs2008,vs2010,vs2012,vs2013,vs2015
104 2019-07-15 -
EDA PLD中的LabVIEW的时间标识
时间标识类型是LabVIEW中记录时间的数据类型。前面板中的时间戳控件位于控件选板的“新式→数值→时间标识输入控件(时间标识显示控件)”,窗口中显示如图1右图所示;程序框图中时间戳常量位于函数选板中“
5 2020-11-17 -
EDA PLD中的基于CPLD的PSK系统设计
摘要:本论文主要讨论和仿真了基于CPLD的PSK系统单元设计,在阐述调制解调系统的基本原理与设计方法的同时,又详细地介绍了系统的总体电路框图及各个模块的具体软硬件实现。作者以VHDL作为设计的硬件描述
15 2020-12-17 -
EDA PLD中的CPLD FPGA器件的配置方法
CPLD和FPGA都支持边界扫描(JTAG)模式,JTAG端口用于边界扫描测试、器件配置、应用诊断等,符合IEEE 1532/IEEE 1149,1规范。每个CPLD/FPGA器件都有专用的JTAG端
11 2020-11-17 -
EDA PLD中的CPLD的串口电路设计
一、硬件电路设计 本文选用CPLD 是ALTERA 公司的EPM240T100,结合MAX232 接口芯片进行串口通信设计,框图如下图1 所示。 图1 CPLD串口通信模块硬件设计 二、VHD
12 2020-11-06
暂无评论