cordic 算法 verilog 实现复杂版 module cordic (clk,rst_n,ena,phase_in,sin_out,cos_out,eps; parameter DATA_WIDTH=8; parameter PIPELINE=8; input clk; input rst_n; input ena; input[DATA_WIDTH-1:0] phase_in; out