高速电路板设计过程中,需要对器件的I/O进行建模,传统的基于Spice的建模方法存在可移植性、速度、复杂性和开放性等问题。本文中介绍了IBIS建模方法,它以表格形式提供了表征和描述I/O行为的方法。在实际例子中,作者说明了基于IBIS4.1建模的具体步骤及其在缩短高速器件建模时间上的优越性。 图1:传统的IBIS与具有多语言模型的IBIS 4.1。早期的器件采用的是TTL逻辑,那时上升和下降时间还很缓慢,因此不存在信号完整性问题。这种情况持续了不少年,直到20世纪90年代初,随着信号边沿速率达到了一个临界点,互连以及驱动器和接收器特性开始对PCB的正常工作造成严重影响。 那时,IC供应商提