日前,德州仪器 (TI) 宣布计划在其最先进的高性能 45 纳米芯片产品的晶体管中采用高 k 材料。多年以来,人们一直考虑用高 k 介电层来解决漏电或耗用功率问题,随着晶体管日趋小型化,这一问题已变得日益严重。与通常采用的硅氧化层 (SiO2) 栅介电层相比,该技术可使 TI 将单位芯片面积的漏电量降低 30 多倍。此外,TI 的高 k 技术选择还能提供更高的兼容性、可靠性以及可扩展性,有助于通过 45 纳米与 32 纳米工艺节点继续提供大批量、高性能与低功耗的半导体解决方案。 近十年来,TI 一直致力于技术研发的前沿领域,高 k 技术将不断推动数字 CMOS 缩放技术发展,成功实现向尺