同步检波的模拟乘法器同步检波
1、 掌握二极管平衡电路同步解调电路的组成与基本工作原理。 2、 熟悉二极管平衡电路同步解调电路的测试方法。 3、 熟知同步检波各个技术参数的含义。
用户评论
推荐下载
-
基于FPGA的串行乘法器
一种基于FPGA的串行乘法器的设计,他比并行乘法器运算速度慢,但是占用的资源少得多。
32 2019-01-18 -
乘法器的verilogHDL设计汇总
从做实验遇到Wallace树乘法器开始,对乘法器的理解受到了阻碍,于是接下来的一个星期,专门研究汇总乘法器的verilog HDL设计,最终算是大概完成。这里给出了7种乘法器的设计。希望遇到问题而无助
38 2019-01-22 -
8位乘法器的设计
设计并调试好一个8位乘法器,并用MAX+plus II实验开发系统进行系统仿真。这里的设计思路是由8位加法器构成的以时序逻辑方式设计的8位乘法器。
32 2019-02-18 -
基于VHDL的88乘法器
基于VHDL 的8乘8乘法实现,可以直接下载
30 2019-02-23 -
基于verilog的mult乘法器
mult乘法器,可用于调制解调中,基于verilog语言编写
55 2019-03-11 -
基于vhdl的乘法器实现
乘法器的实现,基于fpga的乘法器实现,并且在quartus中实现
19 2019-05-28 -
4位乘法器的设计
4位二进制乘法器电路
35 2019-07-29 -
erilog语言编写的乘法器
Multiplier written in erilog language
12 2019-06-25 -
16位乘法器的编写
4*416位无符号位的乘法器,编写逻辑是按照算数运算来执行的分为4行分别计算,然后移位相加,得出结果
22 2019-07-07 -
verilog的布斯乘法器
verilog的布斯乘法器daimaentitybooth16isport(rst:instd_logic;--activehigh;toresetthesystemclk:instd_logic;g
51 2019-06-05
暂无评论