数字密码锁,4位密码,输错3次上锁,输入管理员密码解锁
用verilog写的密码锁,在quartusII上仿真成功
数字密码锁的课程设计
这是我们通信电子实习时做的一个东西,可以下载到DE2的板子上实现相应的功能。 基于QuartusII 的数字密码锁,功能齐全,功能有 1、设计一个电子密码锁,在锁开的状态下输入密码,密码4-8位,低于
基于FPGA的数字密码锁,包括VHDL语言,硬件电路及仿真
VHDL下的数字密码锁,亲测可用。基于Spatan3E
这个是QUARTUSⅡ 9.0版本下的工程 直接导入即可运行
基于VHDL的电子密码锁的设计,是组成原理的课程设计,内含课程设计的文档
去年课程要求,花费了一些时间做出了这个基于FPGA的密码锁,文档里面的代码以及流程设计图完全完整,可以直接使用
好不好,用了就知道。这个在网上似乎没有。当时我做的时候找资料很少。特别是单片机产生随机数的。论文再发。会很详细介绍其中的精华。 其中任何一个摸块可单独使用: 按键发声 多位数码管动态显示 随机数产生函
用户评论