基为64的可扩展模乘法器设计
针对Tenca提出的基为8的Montgomery模乘器,采用基为64的改进设计,使其在不同运算长度下,运算速度比Tenca的设计平均提高了48%。同时对硬件设计进行了优化,缩短了关键路径的延迟。该设计具有良好的可扩展性,能够支持任意位数的模乘运算,可广泛应用于不同性能和面积需求的公钥密码协处理器设计。
用户评论
推荐下载
-
FPGA器件实现乘法器
Stratix® II, Stratix, Stratix GX, Cyclone™ II, and Cyclone devices have dedicated architectural feat
41 2018-12-25 -
AD835乘法器
AD835乘法器的资料,可以用于调制解调、压控放大器、倍频
22 2019-06-04 -
VHDL实现阵列乘法器
VHDL implementation array multiplier
36 2019-06-27 -
booth乘法器test bench
booth乘法器的测试代码testbench
31 2019-07-06 -
8位Booth乘法器
Booth乘法器及测试8*8bitbooth乘法器及测试modulemultiplier(prod,busy,mc,mp,clk,start);output[15:0]prod;//shortforp
64 2019-07-07 -
booth算法乘法器实现
布斯乘法实现实例mul14x15算法实现PDF文档
33 2019-07-07 -
FPGA浮点乘法器源码
verilog语言写的FPGA内部实现硬件浮点乘法器的源码,两个时钟周期完成一次浮点乘法运算,里面调用了一个xilinx的定点乘法器IP核,因不同的FPGA芯片其定点乘法器IP核可能不同,所以本例子不
42 2019-05-07 -
8位verilog乘法器
8位verilog乘法器,简单易懂,采用移位相加的方法写成!
55 2019-04-28 -
乘法器+微操作.zip
该压缩包包含原码一位乘、Booth比较法的补码一位乘和8条指令的微程序模型机的logisim仿真实现程序。8条指令是:取数、存数、加减法、跳转指令、停止指令、减一跳转、右移。包含一份部件说明书和一份操
0 2024-09-05 -
四象乘法器
四象乘法器,模拟电路中的使用,课就切RMS电压有效值
3 2021-04-20
暂无评论