在FPGA TDC设计的时候遇到一个问题,即逻辑单元的输入端口似乎被取反了。